• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1982003930A1
    申请号:PCT/JP1982/000146
    申请日:1982-04-30
    公开日:1982-11-11
    发明作者:Ltd Fanuc
    申请人:Kurakake Mitsuo；Uchida Tatsumi；
    IPC主号:G06F13-00
    专利说明:
    [0001] 明 細 睿
    [0002] デ— タ交換方法及び装置
    [0003] 技 衛 分 野
    [0004] 本発明はデータ交換方法及び装置に係り 、 特に複数の プロ セ ッ サが共通メ モ リ を介 しデー タ交換を行 う データ 処理シス テ ム におい て 、 複数のプロ セ ッ サ間のア ク セス 周期を制御 してデー タ交換の速度を向上せ しめる様改良 されたデータ交換方法及び装置に関する。
    [0005] 背 景 技 術
    [0006] 互 に別々 のデータ処理を行 う複数のプロ セ ッ サ間で デ ー タ の交換を行 う とき 、 共通メ モ リ を設け該共通メ モ リ を介してデータ交換を行 う技銜が採用されている。 こ れは共通メ リ を用いる こ と によ り、 互いのデー タ処理 に影簪を与え いでデー タ の交換を行う こ とが出来、 有 効 方法である。 そ して、 か る方法に いては、 複数 のプロ セ y サがこの共通メ モ リ を同時にァク セ ス し い 様、 第 1 図に示す如 く シス テ ム が構成されている。 こ の 第 1 図の従来のシス テ ム構成図を参照する と 自 己のメ モ リ 4 及び 5 に接続された一対のプロ セ ッ サ 1 及び 2 は共 通メ モ リ S と各 々接続されて り 、 各 々 の プ ロ セ ッ サ 1 及び 2 は第 2 図のタ イ ム チ ヤ 一 ト に示す周期 Tの タ イ マ 儅号の割込みによって、 各々共通メ モ リ 3 をア ク セ スす る。 尚、 図の例では、 プロ セ ッ サ 1 がマ ス タプロ セ ッ サ ( メ イ ンプロ セ ッ サ ） と して、 プロ セ プ サ 2 ： ^ス レーブ プロ セ ッ サ （ サブプロ セ ッ サ ） と して働き 、 プロ セ ッ サ 2 がレ シ ー バ Z ドラ ィ パ 6 を介し外部の入出力機器と デ ー タ の入出力を行 う よ う構成されている。 こ の様 ¾構成 に て、 メ モ リ アク セスは タ イ マ信号による割込みに よ っ て行 ¾ われ、 一対のプ ロ セ ッ サ 1 及び 2 は、 この タ イ マ信号によって交互に共通メ モ リ 3 をアク セス して、 アク セス の競合を防止している。 即ち、 第 2 図に示す様 に、 プロ セ ッ サ 2 は割込み I！によってデータ処理 を行 、 その^理結果を共通メ モ リ 5 に書込む。 そしてプ 口 セ ッ サ 1 は割込み 12によつ て、 プロ セ プ サ 2 が 1 周期 前に計算してお て結果を共通メ モ リ 3 から受取る。 即 ち、 各々 のプロ セッ サは周期 Tでメ モ リ アク セスを行る うがデー タ交換にほぽ周期 T と同一の遅れ T d を生じる と ころで、 前述のプロ セ グ 1 及び 2 がメ イ ン とサブ の関係- 多る場合には、 サブプ ^ セ クサ 2 は レ シ ー パ Z ド ラ イ バ 6 を介して入力されるデータ を迅速にメ イ ンプ 口 セ プ サ 1 に伝違し、 メ イ ンプロ セ プ サ 1 に適切 処理 を実行させる必要がある。 このため、 従来技術では了ク セ ス周期 Tを短か く する こ とによって交換に要する時間 ( 遅れ時間 ） T dを短か く していた。 しかし、 この方法で はプロ セ ク サ 1 及び 2 には短か アク セス周期で割込み がかかる こ とに ¾ り 、 その度に自己の処理を中新し、 共 通メ モ リ 3 をアク セスせねば ¾ らず、 自己のデータ処理 の効率が低下する と い う事態が生じて た。
    [0007] 従って、 本発明の 目的は、 データ処理の効率を低下さ せ ¾ で、 データ の交換をよ り迅速に行 ¾ う こ とが可能 ¾ データ処理シス テ ム に けるデー タ交換方法及び装置 を提供するにある。
    [0008] 本発明の他の 目的は、 メ モ リ への アク セス周期を短 く しな く て も データ交換をよ り迅速に行い う るデー タ処理 システ ム のデー タ交換方法及び装置を提供する にある。
    [0009] 本発明の更に別の 目的はメ モ リ アク セス のために生じ る割込みの周期を長 く でき るデータ処理システム のデー タ交換方法及び装置を提供する こ とである。
    [0010] 発 明 の 開 示
    [0011] 本発明は複数のプロ セ ッ サと、 該各プロ セ ッ サが共通 にアク セス可能 ¾ メ モ リ を有し、 各プロ セ ッ サが該メ モ リ に記億されて るデータ を参照する こ と によ り相手方 プ ロ セ ッ サ と情報交換を行 ¾ う システム に て、 各々 のプロ セ ク サが該メ モ リ をアク セスする タ イ ミ ン グをず らせる タ イ ミ ン グ制御回路を設け、 該タ イ ミ ン グ制御回 路から発生する互 にずれた苐 1 、 第 2 タ イ ミ ン グ信号 に基いて各プ ロ セ ッ サはメ モ リ をアク セスするよ う に構 成して る。 そして、 本発明は このよ うに複数のプロ セ ッ サの共通メ モ リ に対する アク セスの タ イ ミ ン グをず ら したので、 デー タ の交換に要する速度を向上せしめる こ とができ る と と も に各プ ロ セ ッ サのアク セス周期を短 く し いので、 プ ロ セ ッ サの負担が増加する こ と も く 、 特にメ ィ ン ーサブプロ セ サの構成に いて有用である。
    [0012] 図 面の簡 単 ¾： 説 明
    [0013] 第 1 図は従来例の構成図、 第 2 図は第 1 図に示す従来 例のメ モ リ ア ク セ スを説明する タ イ ム チ ャ ー ト 図、 第 3 図は本発明の一実旅例構成図、 第 4 図は第 3 図に示す本 発明実施例のメ モ リ ア ク セ スの説明図、 第 5 図は第 3 図 実施例の各部波形図、 第 ό 図、 第 7 図はソ フ ト ウ エ アに よる割込み分周による説明図である。
    [0014] 発明を実施するための最良の形態
    [0015] ·!¾下、 本発明を実施例に従 詳細に説 する。
    [0016] 第 3 図は本発明の一実施例ブロ ッ ク図であり、 第 4 図 は第 3 図のメ モ リ アク セス説明図、 第 5 図は第 3 図の各 部波形図を示す。 尚、 以下の説明では、 プロ セ ッ サ 1 が 数値制街装置のメ ィ ンプロ セ ッ サ、.プロ セ ッ サ 2がプロ グ ラ マ ブル · シー ケ ン ス · コ ン ト ロ ー ラ と して動作し、 プ ロ セ ッ サ 2 がレ シ ー バ ドラ イパ 6 を介し、 工作機械 ロ ボッ ト等の機械と接続される数値制御シ テ ムを例に 説明する。
    [0017] 図中、 1 は数値制御装置を構成する メ イ ンプ ロ セ ッ サ であり、 入力デー タに基つ'き数値制御指令を与える もの である。 2 は数値制御装置のメ イ ンプロ セ ッ サ 1 から指 令された補助機能命令 （ Μ機能命令 ） 、 工具交換命令 ( S機能侖令 ） 等に基づいて所定のシ ー ケ ン ス処理を実 行して、 処理結杲をレ シ ー バ Ζ ド ラ イ バ 6 を介して工作 機械に S力 し、 且つ工作機械から出力される Μ機能動作 完了信号、 リ ミ ト ス ィ ツ チ信号、 セ ン サ信号等を ド ラ ィ バノ レ シ ー バ ό を介して読み取り、 所定の処理を行 つて、 その結果を数値制御装置に出力する シ ー ケ ン スコ
    [0018] 0：* 1 ン ト ロ ー ラ を構成する サブプ ロ セ ッ サである。 5 は共通 メ モ リ で、 メ イ ンプロ セ ッ サ 1 と サブプロ セ ク サ 2 との
    [0019] 'データ交換のために用い られる。 4 及び は各プロ セ ッ サ 1 及び 2 のプロ グラ ムの収容及びデータの収容を行 う メ モ リ である。 ό はレ シ ー バノ ドラ イ バで、 図示し い 機械への入力及び出力を行 う。 7 は割込みの タ イ ミ ング 制御回路でタ イ マ信号 Τ!から後述するよ う に 2 種類の割 込み信号 I, , Iaを作成する。
    [0020] 次に動作を説明する。 羝テープ ¾ どに穿孔されパ ー ト プログラ ムデータに基づいて、 メ イ ンプロ セ ッ サ 1 は数 値制御処理をメ モ リ 4 に記億されている制御プ ロ グ ラ ム の制御下で実行し、 その結杲を共通メ モ リ 3 へ謇込む。 ―方、 サブプ ロ セ ッ サ 2 は共通メ モ リ 3 に記億されたメ イ ンプ ロ セ ッ サ 1 からの M機能命令、 T機能命令 ¾ どを 読取り、 自 己のメ モ リ 5 に記億されている シ ー ケ ンスプ ロ グラ ム に基づいてシ ー ケ ン ス処理を実行 し、 処理結果 を レ シ ー バノ ド ラ イ バ 6 を介 して工作機械に出力し、 機 械を制御する。 又、 核械側か らの入力信号は レ シ ー バ ドラ イ バ < を介しサブプロ セ ッ サ 2 に取込まれ、 該サブ プロ セ ッ サ 2 によ り共通メ モ リ 3へ書込まれる。 一方、 メ ィ ンプロ セ ッ サ. 1 は共通メ モ リ 3 の ¾梂側の入力を読 取り、 メ モ リ 4 のプ π グ ラ ム に基つ-いて所定の^理を実 行する。 こ の様： έ場合、 共通メ モ リ 3 を介 してメ イ ンプ ロ セ ク サ 1 とサブプロセ ッ サ 2 間で： N C デー タゃ リ ミ ッ トスイ ッ チ信号等の交換を行 う も のである。 と ころで、 機械側か らア ラ ー ム信号例えば、 オ ー バ ー ト ラ ベル信号. 非常停止信号が発生したと き はこれらアラ ー ム信号迅速 'にメ イ ンプロ セ タ サ 1 へ伝え、 適切 ¾処理を施す必要が ある。
    [0021] このため、 こ の実施例では、 タ イ ミ ン グ制御回路 7 が 設けられ、 各プ ロ セ ッ サ 1 及び 2 の共通メ モ リ 3 へのァ ク セス タ イ ミ ングが制^]される。
    [0022] 即ち、 第 4 図に示す様に、 サブプ ロ セ ッ サ' 2 への割込 み信号 I！と.メ ィ ンプロ セ グ サ 1 への割込み信号 Isとは 時間分ずらされて る。 このためサブプロ セ プ サ 2 から プロ セッ サ 1 への伝達時間は T2と ¾ り、 従来 比し大幅 ¾伝達時間の短縮ができ る 。
    [0023] このために、 タ イ ミ ン グ制御回路 7 は 2つのフ リ ク'プ フ π プ プ回路 7 a , 7 b と S 入 ア ン ドゲー ト 回路 7 C と ノ ッ ト ゲー ト 7 d で構成される 。 先づ、 タ イ マ信号 ¾が 入力される と フ リ ッ プフ 口 ッ プ回路 7 aで分周され、 S 力 T2を髡生する。 出力 Τ2は更にフ リ ッ プフ ロ ッ プ回路 7 b で分局され、 プロ セ プ サ 1 の割込み信号と して用い られ る 出力 13を凳生する。 一方、 S入力ア ン ドゲー ト 回路 7 c には、 タ イ マ信号 と ノ ッ ト ゲー ト 7 d で イ ンバー トさ れた信号 T2と 出力. Isが入力されて るから出力 が得ら れる。 この出力 I！がサブプロ セ ッ サ 2 の割込み信号と し て用い られる。 尚、 第 5 図に示す様に、 割込みは信号の 立下りで通知される の で、 割込み信号 1ぃ Isによる各プ ロ セ ク サ 2 及び 1 への割込みは矢印の時点と る。 尚、 上述のタ イ ミ ン グ制御回路 7 には前記の構成以外に も遅 延回路を用いる方法ゃソ フ ト ウ ァによる割込み分周に よる方法その他の周知の手法が採用 し う る。
    [0024] 第 ό 図、 第 7 図はか る割込み分周による方法説明図 で、 第 <5 図はブロ ッ ク図、 第 7 図は波形図である。 尚、 図中第 3 図と同一部分には同一符号を付しその詳細る説 明は省略する。 図中 1 1 はフ リ ッ プフ ロ タ プ、 1 2 はァ ン ドゲー ト である ο
    [0025] さて、 メ イ ンプロ セ ッ サ 1 は、 サブプロ セ プ サが ¾い 場合に同期 Τの割込みでデータ処理をおこ っている と する。 この状態で単にサブプロ セ ッ サ 2 を接続 し、 該サ ブプロ セ ッ サ 2 への割込み周期を ηΤ と し、 メ イ ンプロ セ プ サ 1 一サブプロ セ ッ サ 2 間で ηΤ 毎にデー タ交換を こ ¾ う こ とにする と、 T d = n T に *る。 そこで、 フ リ プ プフ 口 ッ プ 1 1 を設けて、 メ イ ンプロ セ ク サ 1 への割 込みの中で、 サブプロ セ ッ サ 2への割込みタ イ ミ ングを 制御する。 即ち、 第 7 図の^理 P 1 にフ リ ッ プフ ロ ッ プ 1 1 にデータ を セ プ トする ^理を含ませる。 そ して、 こ の後のタ イ ミ ンクでサブプロ セ ッ サ 2への割込みが発生 し、 R 1 の処理が こ われ、 次のタ イ ミ ングでメ イ ン プロ セ タ サ 1 はサブプロ セ ッ サ 2 からのデータ受取り を 含んだ処理 P 2 を こ ¾ う。 それ以外の割込みでは、 メ イ ンプロ セ ッ サ 1 はサブプロ セ ッ サ 2 とは無関係の処理 P 3 を こ う。 以上の如 く 、 メ イ ン プ ロ セ ッ サ 1 と サ ブプロ セ ッ サ 2 を制御すれば互いにデー タ交換用のメ モ リ 3 にア ク セスする周期は n T であるが、 デー タ交換に 要する遅れは T d = T とな る。
    [0026] 又、 共通メ モ リ 3 は各プ ロ セ ッ サ 1 及び 2 の持つメ モ リ の一部でもよ く 、 又プロ セ ッ サ 1 及び 2 の内部レ ジス タでも よ 。
    [0027] 産業上の利用可能性
    [0028] ^上、 本発明によれば複数のプ ロ セ ッ サの共通メ モ リ に対するアク セスの タ イ ミ ン グをずら したので、 デー タ の交換に要する速度を！ ¾上せしめる こ とができ る と と も に各プロ セ プ サのアク セス周期を短く し いので、 プロ セ ッサの負担が増加する こ と も ¾ ぐ 、 特にメ イ ン一サブ * プロ セ ッ サの構成に て有用である。
    [0029] U R£
    权利要求:
    Claims
    請 求 の 範 囲
    1. 複数のプ ロ セ ッ サ と 、 該各プ ロ セ ッ サが共通にァク セ ス可能： 5: メ モ リ を有し、 各プロ セ ッ サが該メ モ リ に記 億されているデー タ を参照する こ と によ り相手方プロ セ ッ サと情報交換を行 う デー タ交換方式に て、 各々 のプ ロ セ ッ サが前記メ モ リ にアク セスする時刻を互いに 異らせるス テ ッ プを有する こ と を特徴とするデー タ交換 o
    Z 前記ステッ プは各プロ セ ッ サに対応する割込僵号の 発生時刻を互 に異らせて発生するステ ッ プ、 各割込信 号を対応するプロ セ ッ サに入力する ス テ グ プ 対応する 割込信号の発生によ り前記メ モ リ にアク セスするス テ ツ プを有する こ とを特徴どする請求の範囲第 1 項記載のデ 一タ交換方法。
    5. 複数のプロ セ ッ サと、 該各プロ セ ッ サが共通にァク セ ス可能 メ モ リ を有し、 各プロ セ ッ サが該メ モ リ に記 億されているデータ を参照する こ と によ り相手方プ口 セ ッ サと情報交換を行 ¾ う データ交換装置に いて、 該デ ー タ交換装置は各々 のプ ロ セ ッ サが前記メ モ リ にァク セ スする時刻を互いに異らせる手段を有する こ と を特徵と するデータ交換装置。
    4. 前記手段は各プロ セ ッ サに対応する割込信号の発生 時刻を異¾ らせるュニ ッ ト と、 各プ ロ セ ッ サに設け られ 対応する割込信号を受信し、 該割込信号の受信によ り プ ロ セ ク サに割込みをかけ、 前記メ モ リ にアク セス させる
    'BUREAU
    Ο. ^ί 割込ュ ニ ク ト を有する こ と を特徵とする請求の範囲第 3 項記載のデータ交換装置。
    ' 5. 前記複数のプロ セ ク サ の一方が入出力機器と接続さ れるサブプ ロ セ ッ サであり 、 他方力 該サブプロ セ ッ サを 制御する メ イ ンプロ セ グ サである こ とを特徵とする請求 の範囲第 S 項又は第 4項記載のデータ交換装置。
    6. 前記サブプロ セ ッサはシ ー ケ ン ス処理を行 、 前記 メ ンプ ロ セ サは前記シー ケンス処理の制御を行 う こ とを獰徵とする請求の範囲苐 5項記載のデータ交換装置 ο Ζ 前記メ イ ンプ ロ セ ッ サが数値制御装置を構成し、 前 記サブプロ セ ッ サが前記数值制弒装置か らの指令に基づ いてシー ケ ン ス処理を行い該サブプロ セ サ サに接続され た接械を制御する こ とを特铵とする請求の範囲第 項記 载のデータ処理シス テ ム のデータ交換装量。
    类似技术:
    公开号 | 公开日 | 专利标题
    US5475583A|1995-12-12|Programmable control system including a logic module and a method for programming
    US4967326A|1990-10-30|Microcomputer building block
    DE3416227C2|1992-01-09|
    US5912814A|1999-06-15|Redundant multitasking industrial controllers synchronized data tables
    EP0757466B1|2003-04-16|Mobile telephone terminal with power saving means
    JP3573546B2|2004-10-06|並列計算機における並列プロセススケジューリング方法および並列計算機用処理装置
    US5361362A|1994-11-01|Adaptive job scheduling for multiprocessing systems with master and slave processors executing tasks with opposite anticipated execution times respectively
    EP0298396B1|1994-12-14|Function-distributed control apparatus
    JP4637123B2|2011-02-23|データ処理方法およびデータ処理ユニット、コンフィギュレーション化可能なエレメントのダイナックな再コンフィギュレーション方法、システムおよびプロセス
    EP0145244B1|1990-02-21|Microcomputer
    US3297994A|1967-01-10|Data processing system having programmable, multiple buffers and signalling and data selection capabilities
    US3323109A|1967-05-30|Multiple computer-multiple memory system
    US3566363A|1971-02-23|Processor to processor communication in a multiprocessor computer system
    US4153934A|1979-05-08|Multiplex data processing system
    US3626385A|1971-12-07|Time-shared numerical control system
    KR950012293B1|1995-10-16|정보처리장치 및 이를 이용한 정보처리방법
    US4422142A|1983-12-20|System for controlling a plurality of microprocessors
    EP0107191B1|1991-05-15|Method and apparatus for coordination among distributed subsystems
    US4451881A|1984-05-29|Data processing system bus for multiple independent users
    US6167425A|2000-12-26|System for implementing a real time control program in a non-real time operating system using interrupts and enabling a deterministic time charing between the control program and the operating system
    US4754398A|1988-06-28|System for multiprocessor communication using local and common semaphore and information registers
    KR890002437B1|1989-07-03|시이퀀스 제어기
    US4954948A|1990-09-04|Microprocessor operating system for sequentially executing subtasks
    US4415965A|1983-11-15|Programmable sequence controller
    JP5301041B2|2013-09-25|シーケンサシステムおよびその制御方法
    同族专利:
    公开号 | 公开日
    EP0077835A4|1985-09-26|
    EP0077835A1|1983-05-04|
    KR880000253B1|1988-03-15|
    KR830010423A|1983-12-30|
    JPS57182257A|1982-11-10|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS5099055A|1973-12-27|1975-08-06|||
    JPS5111534A|1974-07-19|1976-01-29|Tokyo Shibaura Electric Co|Memorijibunkatsutajuakusesuhoshiki|
    JPS51110182A|1975-03-24|1976-09-29|Mitsubishi Electric Corp|Fukugosuchiseigyosochi|
    JPS5642804A|1979-09-17|1981-04-21|Shinko Electric Co Ltd|Sequence controller|US5093793A|1985-05-07|1992-03-03|Honda Giken Kogyo K.K.|Method of transferring signals within electronic control system for internal combustion engines|JPS6016664B2|1977-10-28|1985-04-26|Toyoda Machine Works Ltd||
    US4164787A|1977-11-09|1979-08-14|Bell Telephone Laboratories, Incorporated|Multiple microprocessor intercommunication arrangement|JPS6097462A|1983-11-01|1985-05-31|Kinki Keisokki Kk|Time-sharing common-memory type multimicroprocessor system|
    JPS60143718A|1983-12-30|1985-07-30|Dainippon Screen Mfg Co Ltd|Process monitoring method|
    JPS60252982A|1984-05-30|1985-12-13|Serbo Rand Kk|Method of memory access in computer system having multi-cpu|
    JPS6140660A|1984-08-01|1986-02-26|Furuno Electric Co Ltd|Multiprocessor system with shared memory|
    US4855903A|1984-12-20|1989-08-08|State University Of New York|Topologically-distributed-memory multiprocessor computer|
    CA1240400A|1984-12-20|1988-08-09|Herbert R. Carleton|Topologically-distributed-memory multiprocessorcomputer|
    JPS62212806A|1986-03-14|1987-09-18|Fanuc Ltd|Control device for robot arm|
    JPH0766285B2|1986-03-14|1995-07-19|フアナツク株式会社|ロボツトア−ムの制御装置|
    JPH0268649A|1988-09-02|1990-03-08|Fanuc Ltd|Interruption control method|
    法律状态:
    1982-11-11| AK| Designated states|Designated state(s): US |
    1982-11-11| AL| Designated countries for regional patents|Designated state(s): CH DE FR GB |
    1982-12-15| WWE| Wipo information: entry into national phase|Ref document number: 1982901305 Country of ref document: EP |
    1983-05-04| WWP| Wipo information: published in national office|Ref document number: 1982901305 Country of ref document: EP |
    1987-10-06| WWW| Wipo information: withdrawn in national office|Ref document number: 1982901305 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]